


New
デジタル回路設計技術 (Verilog-HDL編)
実施日 2024年7月3日(水),4日(木)

 (応募締切日 2024年5月29日 **6月19日必着**)

 締切延長しました！
 受講者募集中です

**企業の皆様におすすめ!!
 電子技術・技能向上シリーズ**

■こんな人に向けています

- ・これから実務でデジタル回路の設計・評価に携わる方
- ・中堅、若手リーダーの方

■セミナーの概要

セミナーNo.	0504	実施場所	産業技術短期大学校 (最寄駅：相模鉄道「二俣川駅」)
内 容	Verilog-HDLによるデジタル回路の設計手法を実習を通して習得します。 【対象者】「デジタル回路設計技術(ゲート回路編)」を修了された方、または同等の知識・経験をお持ちの方。	実施時間	8:50~16:10
		定 員	5名 (応募者多数の場合は抽選)
		受 講 料	6,200円
カリキュラム概要	1.FPGAについての概要 2.開発環境の操作方法 3.組合せ論理回路の記述 4.順序論理回路の記述 5.階層設計 6.テストベンチとシミュレーション	使用教材 使用機器 など	■使用テキスト プリント等、配布します。 ■使用機器 FPGAボード(Xilinx製)

■申し込み方法

 電子申請 (<https://www.pref.kanagawa.jp/docs/xa4/seminar/index.html>)

または、往復はがきによりお申込みください (はがき1枚につき1名)


■その他

※応募状況・荒天等により中止となる場合があります。また、定員、実施日、開催時間の変更あるいは実施時間を延長、短縮する場合があります。

※テキストが必要なセミナーの場合は、各自であらかじめ購入していただきます。なお、テキスト代は受講料とは別にご負担いただきます。

※個人情報については、「神奈川県個人情報保護条例」により取り扱い、セミナーに関する業務以外に使用することは一切ありません。

往復はがきの記入方法

(返信面)	(往信面)
切手 あなたの ①郵便番号 ②住所 ③氏名	①ご希望のセミナーNo. ②セミナー名 ③あなたの住所 ④あなたの氏名とよみがな (1枚につき1名) ⑤日中の連絡先と電話番号 (勤務先、携帯電話等) ⑥現在の仕事の職種 (例：製造業)
(裏面は白紙のまま)	(裏面は短大校の住所・校名を記載)

問合せ・問合せ ・ 往復はがきでのお申し込み先

神奈川県立産業技術短期大学校 スキルアップセミナー担当

〒241-0815 横浜市旭区中尾2-4-1 045 (363) 1233


詳しくはホームページをご覧ください。

<https://www.kanagawa-cit.ac.jp/seminar/>


■ 実習製作

実習で使用するFPGAボードは、Xilinx製のFPGAを搭載したBASYS3です。

USBケーブルを接続して、デジタル回路の書き込みが行えます。FPGA周辺にSWやLEDなどの入出回路が接続されているため、簡単に動作確認を行うことができます。




開発環境は、Xilinx社製のVIVADOを使用します。

```
23 module test01(A,B,Y);
24     input A;
25     input B;
26     output Y;
27
28     wire A,B,Y;
29
30     assign Y = A & B;
31
32 endmodule
```

複雑な回路を設計するには、機能ごとのモジュールを設計し、それらをつなぎ合わせる階層設計という手法を使います。

階層設計の行うための記述方法についても学べます。



VIVADOのシミュレーション機能を使えば、実機に書込む前にパソコン上で動作を確認することができます。

シミュレーションを行うために必要なテストベンチの記述方法についても学べます。

